利用Verilog HDL實現(xiàn)基于FPGA的分頻方法

全部作者： 許文建 陳洪波 李曉 第1作者單位： 中國礦業(yè)大學信電學院 論文摘要： 本文從實際應用出發(fā)，分別介紹了利用Verilog HDL硬件語言實現(xiàn)的整數(shù)和半整數(shù)分頻的通用方法。并在Quartus II軟件環(huán)境下，利用Altera 公司的ACEX1K系列器件進行了仿真和調(diào)試。 關鍵詞： Verilog HDL；分頻；FPGA (瀏覽全文) 發(fā)表日期： 2007年11月20日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【利用Verilog HDL實現(xiàn)基于FPGA的分頻方法】相關文章：

基于Verilog HDL設計的自動數(shù)據(jù)采集系統(tǒng)03-21

基于FPGA的高頻時鐘的分頻和分配設計03-19

基于Verilog-HDL的軸承振動噪聲電壓峰值檢測03-20

基于FPGA的HDLC通信模塊的實現(xiàn)05-14

基于CPLD/FPGA的半整數(shù)分頻器的設計03-18

基于FPGA的TS over lP的設計與實現(xiàn)03-21

基于FPGA實現(xiàn)FIR濾波器的研究03-18

利用FPGA實現(xiàn)MMC2107與SDRAM接口設計03-18

基于FPGA的指紋特征點集匹配的設計與實現(xiàn)03-07

基于Cyclone系列FPGA的1024點FFT算法的實現(xiàn)03-07