- 相關(guān)推薦
基于網(wǎng)絡(luò)處理器IXP1200的以太網(wǎng)上聯(lián)卡設(shè)計(jì)
摘要：以太網(wǎng)上聯(lián)卡是以ATM技術(shù)為內(nèi)核的DSLAM設(shè)備中的一塊板卡，DSLAM設(shè)備通過(guò)它可直接與IP網(wǎng)絡(luò)相連，由于在進(jìn)行ATM與IP轉(zhuǎn)換時(shí)要消耗大量資源，因而很容易使上聯(lián)卡成為整個(gè)系統(tǒng)的瓶頸。文章提出了一種基于網(wǎng)絡(luò)處理器IXP1200的以太網(wǎng)上聯(lián)卡設(shè)計(jì)方案，該方案利用IXP1200網(wǎng)絡(luò)處理器強(qiáng)大的數(shù)據(jù)處理能力和高度的靈活性來(lái)實(shí)現(xiàn)對(duì)數(shù)據(jù)的線速處理，同時(shí)也可根據(jù)需要增加新的功能。隨著網(wǎng)絡(luò)通訊技術(shù)的高速發(fā)展，寬帶接入技術(shù)成了當(dāng)前電信接入技術(shù)的熱點(diǎn)。由于早期的寬帶技術(shù)以ＡＴＭ為核心，各大廠家提供的核心芯片和線路接口芯片都是基于ＡＴＭ技術(shù)的。而數(shù)據(jù)網(wǎng)絡(luò)主要以ＴＣＰ／ＩＰ為核心，因此，為了解決ＡＴＭ和ＴＣＰ／ＩＰ的融合問(wèn)題，就需要在ＤＳＬＡＭ設(shè)備上提供ＡＴＭ到以太網(wǎng)的轉(zhuǎn)換。但轉(zhuǎn)換過(guò)程中需要進(jìn)行大量的數(shù)據(jù)處理，因此容易產(chǎn)生系統(tǒng)瓶頸，而上聯(lián)卡的設(shè)計(jì)就是為了解決在ＤＳＬＡＭ設(shè)備中的ＡＴＭ信元和以太網(wǎng)幀之間的高速轉(zhuǎn)發(fā)問(wèn)題。本文提出了一種基于網(wǎng)絡(luò)處理器ＩＸＰ１２００的上聯(lián)卡設(shè)計(jì)方案，并對(duì)該方案的實(shí)現(xiàn)過(guò)程進(jìn)行了詳細(xì)分析。
１ 網(wǎng)絡(luò)處理器ＩＸＰ１２００主要特性
網(wǎng)絡(luò)處理器是一種硬件可編程器件，通常是一種芯片，它是專(zhuān)門(mén)為處理網(wǎng)絡(luò)數(shù)據(jù)包而設(shè)計(jì)的。通過(guò)對(duì)硬件架構(gòu)和指令集的優(yōu)化，該網(wǎng)絡(luò)處理器不但可提供線速處理數(shù)據(jù)包的高質(zhì)量硬件功能，同時(shí)還具備極大的系統(tǒng)靈活性。
ＩＸＰ１２００是英特爾公司生產(chǎn)的一款高檔網(wǎng)絡(luò)處理器，也是ＩＸＡ（Ｉｎｔｅｒｎｅｔ Ｅｘｃｈａｎｇｅ Ａｒｃｈｉｔｅｃｔｕｒｅ）架構(gòu)的核心產(chǎn)品。ＩＸＰ１２００的內(nèi)部結(jié)構(gòu)如圖１所示，它內(nèi)含１個(gè)主頻最高可達(dá)２３２ＭＨｚ的處理核心ＳｔｒｏｎｇＡＲＭ、６個(gè)ＲＩＳＣ結(jié)構(gòu)的可編程微引擎（每個(gè)微引擎包含４個(gè)硬件線程）、６４位和最高１０４ＭＨｚ的ＩＸ Ｂｕｓ、３２位的ＳＲＡＭ接口單元（工作頻率為核心頻率的一半）、６４位的ＳＤＲＡＭ接口單元（工作頻率為核心頻率的一半）、３２位和最高６６ＭＨｚ的ＰＣＩ總線接口單元等。ＩＸＰ１２００通過(guò)ＦＢＩ接口單元和ＩＸ Ｂｕｓ相連接。另外還有一套集成開(kāi)發(fā)環(huán)境，可用于對(duì)微引擎進(jìn)行應(yīng)用開(kāi)發(fā)，它支持匯編和Ｃ編程語(yǔ)言。
（１）ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ
通過(guò)ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ可實(shí)現(xiàn)ＣＰＵ的主要功能，同時(shí)可啟動(dòng)系統(tǒng)、管理和控制對(duì)網(wǎng)絡(luò)處理器的其它單元、處理微引擎無(wú)法處理的數(shù)據(jù)包和一些異常狀況。
（２）微引擎
微引擎是可編程的３２－ｂｉｔ ＲＩＳＣ處理器，它的指令集是專(zhuān)門(mén)針對(duì)網(wǎng)絡(luò)和通信應(yīng)用而設(shè)計(jì)的。通過(guò)對(duì)各個(gè)線程進(jìn)行編程，可單獨(dú)執(zhí)行數(shù)據(jù)包的轉(zhuǎn)發(fā)和處理，而無(wú)需ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ干預(yù)，因而可減輕ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ的負(fù)擔(dān)，特別適合高速數(shù)據(jù)的處理和轉(zhuǎn)發(fā)。
（３）ＳＤＲＡＭ單元
ＳＤＲＡＭ單元可提供ＩＸＰ１２００與ＳＤＲＡＭ的接口，最大可支持２５６Ｍ字節(jié)的ＳＤＲＡＭ。雖然ＳＤＲＡＭ的訪問(wèn)速度較慢，但存儲(chǔ)空間大，因而可用來(lái)存儲(chǔ)大容量的數(shù)據(jù)結(jié)構(gòu)（如數(shù)據(jù)包和路由表等），并可在系統(tǒng)運(yùn)行時(shí)存儲(chǔ)操作系統(tǒng)的代碼。
（４）ＳＲＡＭ單元
ＳＲＡＭ單元可為三種類(lèi)型設(shè)備提供通用總線接口。這些設(shè)備包括最大可達(dá)８Ｍ字節(jié)的ＳＳＲＡＭ、復(fù)位后ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ執(zhí)行代碼所在的ＦＬＡＳＨ或Ｅ-ＰＲＯＭ等、ＢＯＯＴＲＯＭ設(shè)備和其它慢速端口設(shè)備（如ＣＡＭ）、加密設(shè)備和ＭＡＣ或ＰＨＹ設(shè)備的控制狀態(tài)接口。ＳＲＡＭ訪問(wèn)速度較快，但存儲(chǔ)空間小，主要用來(lái)存儲(chǔ)查找表和緩存描述符等需要快速訪問(wèn)的數(shù)據(jù)結(jié)構(gòu)。
（５）ＰＣＩ單元
ＰＣＩ單元用于提供與ＰＣＩ設(shè)備相連的接口，可用于下載操作系統(tǒng)和配置程序。
（６）ＦＢＩ單元
圖１中的哈希單元、ＩＸ總線接口和Ｓｃｒａｃｈｐａｄ內(nèi)存統(tǒng)稱(chēng)為ＦＢＩ單元。ＩＸＰ１２００通過(guò)ＦＢＩ單元和ＩＸ Ｂｕｓ相連，來(lái)實(shí)現(xiàn)外設(shè)與ＩＸＰ１２００之間數(shù)據(jù)包的收發(fā)，以便使微引擎可以訪問(wèn)這些數(shù)據(jù)包，并利用線程對(duì)其進(jìn)行轉(zhuǎn)發(fā)。實(shí)際上，ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ也可以訪問(wèn)這些數(shù)據(jù)包，并對(duì)其進(jìn)行異常處理或上層協(xié)議處理。
２ 以太網(wǎng)上聯(lián)卡的設(shè)計(jì)方案
以太網(wǎng)上聯(lián)卡的基本功能是實(shí)現(xiàn)ＡＴＭ信元和以太網(wǎng)幀之間的轉(zhuǎn)發(fā)，即從ＬＶＤＳ接口收到來(lái)自核心卡的ＡＴＭ信元流后，根據(jù)封裝協(xié)議（如ＲＦＣ１４８３橋接協(xié)議）轉(zhuǎn)換成以太網(wǎng)幀，然后建立相應(yīng)的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對(duì)應(yīng)關(guān)系，并通過(guò)以太網(wǎng)上聯(lián)口送往ＩＰ網(wǎng)絡(luò)；也可以從以太網(wǎng)上聯(lián)口接收來(lái)自ＩＰ網(wǎng)絡(luò)的以太網(wǎng)幀，然后根據(jù)建立的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對(duì)應(yīng)關(guān)系，將其轉(zhuǎn)換成ＡＴＭ信元流，再通過(guò)ＬＶＤＳ接口送往核心卡。
在上聯(lián)卡中，ＡＴＭ信元和以太網(wǎng)幀之間的轉(zhuǎn)發(fā)是由網(wǎng)絡(luò)處理器中的微引擎完成的。要使以太網(wǎng)上聯(lián)卡不成為網(wǎng)絡(luò)的瓶頸，微引擎必須能以線速來(lái)處理數(shù)據(jù)包（以太網(wǎng)幀或ＡＴＭ信元），即在下一個(gè)數(shù)據(jù)包到來(lái)以前，完成對(duì)當(dāng)前數(shù)據(jù)包的處理。因此，每個(gè)數(shù)據(jù)包的最大允許處理時(shí)間應(yīng)小于數(shù)據(jù)包之間的間隔時(shí)間。
在進(jìn)行設(shè)計(jì)時(shí)，應(yīng)根據(jù)以太網(wǎng)上聯(lián)卡具體功能的實(shí)現(xiàn)，并結(jié)合網(wǎng)絡(luò)處理器ＩＸＰ１２００所擁有的硬件資源來(lái)進(jìn)行合理的分配使用。這樣可以最大限度地發(fā)揮系統(tǒng)性能，本設(shè)計(jì)中，以太網(wǎng)上聯(lián)卡需要實(shí)現(xiàn)以太網(wǎng)接收處理、ＣＲＣ計(jì)算產(chǎn)生、ＡＴＭ發(fā)送處理、ＡＴＭ接收處理、ＣＲＣ校驗(yàn)、以太網(wǎng)發(fā)送等六個(gè)主要任務(wù)，而由于ＩＸＰ１２００剛好擁有六個(gè)微引擎，因此，
【基于網(wǎng)絡(luò)處理器IXP1200的以太網(wǎng)上聯(lián)卡設(shè)計(jì)】相關(guān)文章：
基于SamsungS3C44B0X處理器的網(wǎng)絡(luò)接口設(shè)計(jì)03-07
基于PCI總線的CAN卡的設(shè)計(jì)與實(shí)現(xiàn)03-18
基于UDP的網(wǎng)絡(luò)虛擬示波器設(shè)計(jì)03-07
基于ARM7核處理器VxWorks系統(tǒng)BSP設(shè)計(jì)03-19
基于FPGA的前端圖像采集卡的設(shè)計(jì)11-22
基于“積件”思想的網(wǎng)絡(luò)課件設(shè)計(jì)03-18
基于ASP的網(wǎng)絡(luò)考試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)03-07
基于微處理器的FPGA配置方案03-07